Xilinx工程自动化：基于脚本的Vivado/Vitis快速配置与项目管理方案
发布于 2025-05-15
1.前言 每次新建工程，我们都需要做很多繁琐但重复的配置， 如vivado需要添加用户IP路径，添加源文件，IP，blockdes …
FPGA
FPGA 无符号数和有符号数运算的相关问题
发布于 2025-05-12
无符号数与有符号数相乘 只需要高位补0的同时用signed函数即可，位宽也是正常加，已经仿真验证过 如果不这样做，会自动把s_a也 …
vitis常用python脚本API
发布于 2025-05-06
工程建立相关 设置工作空间 api文档 set_workspace(path) set_workspace: Set the g …
vivado2024与vcs2023、verdi2023联合仿真尝试
发布于 2025-03-26
vcs与vivado联合仿真 系统：redhat8.10 软件版本：vivado2024.2，vcs-2023.12-SP2，ve …
DDR读写的方式进行PS与PL的数据交互
发布于 2025-02-04
本次验证采用的基本思路为PL对PS端DDR进行读写验证(采用AXI协议)，再PS端读取DDR数据存入数组，串口打印，参考黑金的教程 …
